Conception Et Implémentation D’un Algorithme De Routage Tolérant Aux Fautes

Résumé: Un réseau sur puce peut, en effet, se retrouver avec des routeurs ou des liens non opérationnels, qui ne peuvent plus être utilisés pour acheminer les messages. Une solution potentielle à ce problème est l'introduction de mécanismes de tolérance aux pannes permettant au système de fonctionner en mode dégradé malgré la présence de composants défectueux. Le système devrait fonctionner correctement lorsque certaines erreurs se produisent dans les routeurs ou les liens. Cependant, la communication a un impact énorme sur les performances du Network on Chip, et la conception d'un algorithme de routage efficace est plus que nécessaire. L'objectif assigné à l'algorithme de routage est de trouver un nouveau chemin pour diriger les paquets de la source vers la destination dans un réseau défectueux.De nombreux algorithmes de routage tolérants aux pannes sont utilisés pour surmonter les défauts dans les Networks on chip. Cependant, ces algorithmes de routage souffrent de plusieurs problèmes, dont celui de la congestion. Dans ce travail, une approche originale inspirée de Catnap est proposée pour les NoC utilisant des mécanismes de détection de congestion locale et globale avec une architecture de sous-réseaux hiérarchiques. Avec l'aide de ces deux techniques, le NoC devient tolérant aux pannes et est capable d'utiliser efficacement le débit.

Publié dans la revue: